快捷搜索:

FPGA电道板安排选型及安排思绪剖析

  是一个有1000个引脚的大块头。陆续阅读本文将有助于你的FPGA选型和策画历程,而且有助于你规避很众困难。

  你面对的第一个题目当然是供应商和器件的拔取。寻常供应商决定偏向于你以前接触最众的那家——假设你是一位FPGA初学者当然另当别论了。可能这个决定早已由策画内部逻辑的工程师(也许便是你)根据熟练的供应商或第三方IP及其本钱完工了。

  供应商的软件用具也会影响到上述决定。下载并利用这些软件用具,不须要硬件就能将策画带入仿真阶段。这也是决断须要众大范围的FPGA的一种格式,条件是你的内部逻辑策画根本做完了。

  要思理解FPGA的水有众深,须要众逛逛各家供应商的网站。假设你思从这些网站供给的海量(并且并不老是联思中那么分明的)音讯中有所功劳,必需确保你有逐一天空闲的功夫。Altera和赛灵思公司是正在市集份额和前沿身手方面都遥遥领先的两家公司。它们的器件利用内部摆设RAM,以是哀求利用存放摆设数据的外部ROM来“启动”器件(两家公司也都有些小的非易失性CPLD类产物)。值得思虑的其它供应商再有Microsemi/Actel、莱迪思和赛普拉斯。它们的器件功效囊括格外低的静态功耗、用于“即时开机”启动的基于ROM的摆设和模仿外设。

  好了,至此供应商题目管理了。接下来是采取FPGA的系列和范围。供应商城市将它们的产物细分成众个系列,寻常以低端、中端和高端职能(和范围)如此的笼统观念加以划分。片上RAM须要众大?要众少DSP/乘法模块,或千兆位收发器?你恐怕须要通读一遍数据手册,寻得诸如最大时钟频率和I/O时延等参数来助助你拔取确切的系列。须要重申的是,具有HDL代码是有很大助助的,由于策画软件能够让你理解适合哪种器件,它们是否不妨餍足你的职能哀求。

  你的行使还能够从不蜕化PCB就能更新器件中受益。少许FPGA系列蕴涵繁众引脚兼容的器件,能够正在须要时让你切换到更大(或更低廉和更小)的器件。只是要确保针对起码数目的引脚输出实行策画。

  不要忘了思虑其它少许细节,好比若何为差别的供电电压和I/O法式划分I/O组、PLL哀求以及DDR接口哀求。

  寻常很难揣测一块电道板哀求的最大电流。但FPGA电源策画相当有伎俩。FPGA所需电流很大水准上取决于逻辑策画和时钟频率。同样一个器件正在一个策画中恐怕只需0.5W,而正在另一个策画中恐怕高达5W。

  开辟用具(或一个独立的法式或电子数据外)应当可认为给定策画供给功率预估值,但它们须要从你那儿获得很众附加音讯,个中少许恐怕只是有依照的臆想。假设有FPGA开辟板,就应当有本事丈量各样环境下的供电电流。少许开辟板以至内嵌电流计显示器!只是要确保增进足够众的余量来应对策画更改以及特别工艺/温度哀求。

  ● 起码恐怕须要一个“寂然的”电源,寻常用于片上PLL。能够利用LDO加上少许无源滤波器件。千兆位收发器电源也能从低噪声中受益。

  ● 确保你明了FPGA正在上电和初始化时正在做什么事。很众器件正在这个时分须要抽取很大的电流。

  接下来能够用心思虑引脚分拨这件大事了。同样,假设你的逻辑策画仍然抵达能够被编译的阶段,就让策画软件来供给助助吧,或起码正在做电道板之前验证你分拨的引脚是可行的。你当然仍然收拾过分明的资源,好比依照供电电压划分I/O组,确保诸如LVDS、SSTL或内部50Ω终端等“特别”引脚配置兼容它们所正在的组和供电电压。

  但正在很众器件中存正在更深主意的微妙相干:正在“不要正在单端信号的2个IC绑定焊盘内安放差分对”,或“雷同于参考电压的输入必需隔断时钟信号起码3个焊盘远”等字里行间隐含着繁复的轨则。这些轨则很容易让人癫狂。假设让人不胜忍耐,就让策画软件为你指出违例吧。假设你不如此做,那么这些题目信任会让你怠倦不胜。

  接地反弹或并发开合噪声(SSN)是此外一个思虑成分。因为FPGA的行使格式太众,以是供应商时常为最好的场景策画电源分拨计划。假设你的策画要充塞阐明I/O功效,比如利用数目许众的迅疾同时开合输出,那么你恐怕须要“裁减”本质能够利用的引脚数目。尽量减小驱动和压摆率配置寻常是一个好思法。策画软件也恐怕助助实行SSN判辨。我以为减小SSN的一个伎俩是将未用引脚衔尾到地,然后正在策画文献中将它们配置为输出,驱动‘0’。这些引脚将被用作伪地引脚,固然质料没有确实地好。

  现正在是将固结了你血汗的产物交付给PCB邦畿策画的时分了。这里我不思深远筹商PCB策画(能够参考下面给出的少许作品),但会指出针对FPGA策画须要思虑的少许事项。

  堆叠策画对任何繁复的电道板来说都很紧张,而正在最繁复的电道板中寻常都能找到FPGA的身影。跟着500引脚芯片被以为是“中等范围”以及不时缩小的引脚间距,你恐怕须要非常贯注走线遁逸图案、焊盘中的过孔、引脚区域内的去耦电容以及电源与地平面。必定要有创建性。须要时能够朋分电源平面(当然要避免高速走线)。假设足够小心,少许电源衔尾(寻常是个别的电源,如PLL电源)能够放正在信号层上。将少许合节平面和信号放正在最接近FPGA的层。贯注少许特意的邦畿倡议,好比针对DRAM的少许倡议。

您可能还会对下面的文章感兴趣: